Stage Ingénieur : Conception Numérique SoC - Design for Test (F/H)

Contexte La Business Line Secure Transactions & Interface (STI) de NXP, basée à Caen, développe des circuits intégrés mixtes (analogiques et numériques) de pointe pour les applications de transactions sécurisées, notamment les contrôleurs NFC sécurisés. Au sein de notre équipe Digital SoC Design, nous recherchons un(e) stagiaire motivé(e) pour contribuer aux activités de Design-for-Test (DFT). Le DFT est une discipline clé de la conception de circuits intégrés numériques, couvrant l'ensemble du développement des tests, depuis la définition de l'architecture et l'implémentation RTL jusqu'à la vérification de la synthèse physique et au développement des tests de production. Ce stage offre l'opportunité de travailler sur des technologies semiconducteurs de pointe au sein d'un environnement international, collaboratif et innovant. Missions En tant que stagiaire en Design-for-Test (DFT), vous participerez activement au développement DFT de systèmes complexes sur puce (SoC). Encadré(e) par des ingénieurs expérimentés, vous prendrez en charge un périmètre DFT au sein d'un projet en cours. Vos principales missions seront : Comprendre l'architecture DFT mise en œuvre dans nos SoC. Prendre en main l'environnement CAO (CAD) dédié aux activités DFT. Développer des séquences de test permettant d'optimiser la couverture des défauts. Réaliser la simulation, l'analyse et le débogage des séquences de test. Évaluer les méthodologies DFT existantes et identifier des axes d'amélioration du flot de développement.